Contents — find the section you need
0. यह लेख क्या समझाता है
-
हाफ-ब्रिज और फुल-ब्रिज टोपोलॉजी जो डीसी लिंक से सिंगल-फेज और थ्री-फेज एसी उत्पन्न करती हैं।
-
साइनसोइडल पीडब्ल्यूएम और स्पेस-वेक्टर पीडब्ल्यूएम औसत वोल्टेज कैसे उत्पन्न करते हैं।
-
मोटर्स, पीवी पीसीएस और ईवी में नियंत्रण, हानियां, डेड टाइम, ईएमआई और सुरक्षा।
1. इन्वर्टर क्या है?
इन्वर्टर एक पावर कनवर्टर है जो डीसी स्रोत को तेजी से स्विच करता है और एसी उत्पन्न करने के लिए फ़िल्टरिंग या मोटर इंडक्टेंस का उपयोग करता है। एक आदर्श स्विच केवल वोल्टेज को जोड़ता या डिस्कनेक्ट करता है; यह सीधे साइन वेव उत्पन्न नहीं करता है। पल्स चौड़ाई, स्विचिंग आवृत्ति और फेज को नियंत्रित किया जाता है ताकि लोड को वांछित मूल घटक प्राप्त हो सके।
2. इनपुट, आउटपुट और टोपोलॉजी
इनपुट में बैटरी, रेक्टिफायर या फोटोवोल्टाइक डीसी लिंक शामिल हैं। एक सिंगल-फेज फुल ब्रिज में चार स्विच होते हैं; एक थ्री-फेज टू-लेवल ब्रिज में छह स्विच होते हैं। ऊपरी और निचले उपकरणों को एक साथ चालू करने से डीसी लिंक शॉर्ट हो जाता है, जिससे डेड टाइम उत्पन्न होता है। एनपीसी, टी-टाइप, मल्टीलेवल और मॉड्यूलर मल्टीलेवल व्यवस्थाएं उच्च वोल्टेज और पावर पर उपकरणों के बीच वोल्टेज साझा करती हैं।
3. पीडब्ल्यूएम गणित: पहले वोल्टेज टर्मिनलों को परिभाषित करें
ऋणात्मक डीसी रेल से मापा गया, एक आदर्श हाफ-ब्रिज का मध्यबिंदु 0 और V_{dc} के बीच स्विच करता है। यदि ऊपरी स्विच T_s अवधि के D अंश के लिए चालू रहता है, तो औसत \bar v_{a-}=D V_{dc} होता है। यह रेल-संदर्भित वोल्टेज एसी लोड के वोल्टेज से भिन्न होता है।
बाइपोलर पीडब्ल्यूएम का उपयोग करने वाला एक सिंगल-फेज फुल ब्रिज लोड वोल्टेज को +V_{dc} और -V_{dc} के बीच स्विच करता है। यदि धनात्मक अवस्था अंश D को घेरती है,
औसत D=0.5 पर शून्य है, D>0.5 पर धनात्मक है, और D<0.5 पर ऋणात्मक है। D(t)=[1+m\sin(\omega t)]/2 चुनने पर रैखिक सीमा 0\le m\le1 में औसत mV_{dc}\sin(\omega t) प्राप्त होता है। यहाँ m मॉड्यूलेशन सूचकांक है और \omega मूल कोणीय आवृत्ति है।
48 V DC लिंक के लिए, D=0.75 24 V का आवर्तकाल औसत देता है; D=0.25 −24 V देता है। तात्कालिक स्विचिंग आउटपुट ±48 V रहता है। ये गणनाएँ मूल आवृत्ति से काफी अधिक स्विचिंग आवृत्ति का उपयोग करके उदाहरण स्वरूप दी गई हैं।
तीन-चरण प्रणालियों में, चरण वोल्टेज और लाइन-टू-लाइन वोल्टेज में अंतर स्पष्ट करें। प्रेरकत्व तीव्र टर्मिनल-वोल्टेज संक्रमणों या कॉमन-मोड करंट को हटाए बिना उच्च-आवृत्ति करंट रिपल को कम करता है। इम्पेरिक्स के सिंगल-फेज इन्वर्टर नोट में सर्किट और मॉड्यूलेशन आरेख देखें।
4. मूल संरचना
ठोस तीर शक्ति को दर्शाते हैं; डैश वाले तीर माप और गेट कमांड को दर्शाते हैं। PWM नियंत्रक लोड पावर पथ में नहीं है।
5. नियंत्रण लूप और मोटर
मोटर ड्राइव में, एक बाहरी गति या स्थिति लूप q अक्ष करंट को नियंत्रित करता है और एक आंतरिक करंट लूप PWM ड्यूटी को अपडेट करता है। सरफेस-PM PMSM के लिए i_d=0 और रिलक्टेंस टॉर्क को अनदेखा करते हुए, p पोल-पेयर की संख्या है, \psi_f स्थायी चुंबक फ्लक्स लिंकेज है, और i_q q अक्षीय धारा है:
अतः टॉर्क i_q का अनुसरण करता है। यह संबंध संतृप्ति, प्रतिरोध में कमी, रिलक्टेंस टॉर्क और धारा सीमाओं को छोड़ देता है; यह स्वयं मापे गए मशीन टॉर्क की गारंटी नहीं दे सकता। उच्च गति पर, क्षेत्र का कमजोर होना बैक ईएमएफ को कम करता है। प्रेरण मोटरों के लिए फ्लक्स और स्लिप-आवृत्ति अनुमान की आवश्यकता होती है। सेंसर रिज़ॉल्यूशन, धारा-नमूनाकरण क्षण और डेड-टाइम क्षतिपूर्ति कम गति वाले टॉर्क रिपल को निर्धारित करते हैं।
6. हानि, ऊष्मा और ईएमआई
रैखिक-ओवरलैप संक्रमण धारणा के साथ, स्विचिंग और चालन हानि को निम्न द्वारा अनुमानित किया जाता है:
अनुमान को डिवाइस स्विचिंग वेवफॉर्म, डायोड रिवर्स रिकवरी, तापमान और पैरासिटिक्स के साथ ठीक किया जाना चाहिए। उच्च f_s फ़िल्टर और मोटर रिपल को कम करता है लेकिन हानि, गेट-ड्राइव पावर और EMI को बढ़ाता है। SiC और GaN गति को सक्षम बनाते हैं, लेकिन पैरासिटिक-इंडक्टेंस ओवरशूट, गलत टर्न-ऑन और क्रीपेज/क्लीयरेंस सख्त लेआउट आवश्यकताएं बन जाती हैं। T_j=T_c+P_{loss}R_{th,jc} एक प्रथम-क्रम अनुमान है; क्षणिक थर्मल प्रतिबाधा, शीतलक तापमान और लघु ओवरलोड के सत्यापन की आवश्यकता होती है।
7. टोपोलॉजी तुलना
| टोपोलॉजी | स्विच संख्या / विचार | मजबूती | निगरानी बिंदु |
|---|---|---|---|
| एकल-चरण पूर्ण ब्रिज | चार स्विच | सरल यूपीएस और उपकरण चरण | डीसी शूट-थ्रू और हार्मोनिक्स |
| त्रि-चरण दो-स्तरीय | छह स्विच | मोटर और पीसीएस के लिए मानक | डिवाइस वोल्टेज और कॉमन-मोड वोल्टेज |
| एनपीसी/टी-प्रकार | क्लैम्पिंग वोल्टेज साझा करता है | उच्च वोल्टेज, निम्न हार्मोनिक्स | पार्ट्स और न्यूट्रल-पॉइंट नियंत्रण |
बहुस्तरीय | श्रृंखला निम्न-वोल्टेज सेल | उच्च-वोल्टेज तरंगरूप, निम्न ईएमआई | पृथक्करण, संतुलन, आकार नियंत्रण |
8. कठिन परिस्थितियाँ और सुरक्षा
शॉर्ट सर्किट कुछ माइक्रोसेकंड में स्विच को नष्ट कर सकता है, इसलिए DESAT गेट-ड्राइवर डिटेक्शन, करंट सेंसर, फ्यूज और हार्डवेयर शटडाउन को स्तरित किया गया है। अत्यधिक डेड टाइम से वोल्टेज त्रुटि और कम गति पर टॉर्क विरूपण होता है। लंबे मोटर केबल परावर्तित सर्ज और बेयरिंग करंट उत्पन्न करते हैं। ग्रिड कनेक्शन के लिए अतिरिक्त रूप से एंटी-आइलैंडिंग, फेज लॉक, करंट हार्मोनिक्स और ग्रिड के नुकसान पर डिस्कनेक्शन की आवश्यकता होती है। एक संपूर्ण डिज़ाइन प्रीचार्ज, पृथक्करण निगरानी और शटडाउन के बाद डीसी-लिंक कैपेसिटर में शेष फॉल्ट ऊर्जा की भी जाँच करता है।
9. व्यावहारिक विकल्प
-
ईवी और सर्वो: ड्यूटी साइकिल पर निरंतर और पीक करंट, पुनर्योजी वोल्टेज, कूलिंग और स्थिति संवेदन का मूल्यांकन करें।
-
पीवी पीसीएस: एमपीपीटी रेंज, ग्रिड वोल्टेज, पावर फैक्टर/रिएक्टिव पावर, हार्मोनिक्स और एंटी-आइलैंडिंग।
-
यूपीएस: स्थानांतरण समय, बाईपास, इनरश करंट और रिडंडेंसी को प्राथमिकता दें।
उच्च आवृत्ति कॉम्पैक्ट सप्लाई: GaN गति का लाभ उठाने से पहले लेआउट, ईएमआई और इन्सुलेशन परीक्षण आवश्यक हैं।
10. तीन-पंक्ति सारांश
एक इन्वर्टर डीसी से एसी संश्लेषित करने के लिए पीडब्ल्यूएम के साथ स्विच स्थितियों का औसत डिज़ाइन करता है। मोटर ड्राइव करंट, गति और स्थिति लूप को बंद करते हैं; ग्रिड इन्वर्टर चरण, करंट और एंटी-आइलैंडिंग लूप को बंद करते हैं। दक्षता को डेड टाइम, ऊष्मा, ईएमआई, शॉर्ट-सर्किट व्यवधान और इन्सुलेशन के साथ सत्यापित किया जाना चाहिए।
एक चक्र के 75% के लिए +48 V पर बाइपोलर फुल-ब्रिज औसत क्या है?
आदर्श औसत है
0.75×48−0.25×48 = 24 V. औसत निकालने से पहले टर्मिनल युग्म और स्विचिंग अवस्थाओं को परिभाषित करें।
टिप्पणियाँ
पहले लॉग इन करें।
अभी कोई डेटा नहीं है।